Integrated Quantum Science and Technology-Logo IQST


SCoPE-Logo SCoPE
DFF-Logo DFF
zur Startseite

Teamarbeit

Entwicklung eines Ansteuersystems für einen Flachbildschirm

Inhalt:

In der Teamarbeit soll ein Ansteuersystem mit Testbild-Generator und DVI-Eingang für einen vollfarbigen Flachbildschirm mit QVGA-Auflösung (320x240 Pixel) in einem FPGA (programmierbarer Logikbaustein) in der Hardwarebeschreibungssprache VHDL entworfen und implementiert werden. Die Datenblätter der einzelnen Komponenten, die Spezifikation der DVI-Schnittstelle sowie eine Einführung in VHDL werden gestellt.

Die Arbeit wird in 3 Teams mit je 4 Personen aufgeteilt:

Gruppe A: DVI-Eingang für das Ansteuersystem
Gruppe B: Ansteuerung des Displays
Gruppe C: Testbildgenerator

FPGA-Board bilder/ansteuersystem.jpg

Informationen zur Anmeldung:

  • Die Anmeldung findet ab dem 21. März 2016, 0:00 Uhr bis zum 06. April 2016, 23:55 Uhr über die Lernplattform ILIAS statt.
  • Weitere Informationen finden Sie auf der Fakultätsseite zur Teamarbeit.
  • Durch Beitritt in eine der Gruppen A bis C erhalten Sie verbindlich einen Teamarbeits-Platz am IGM. Die Aufteilung auf die einzelnen Gruppen stellt lediglich Ihren Wunsch dar den wir selbstverständlich soweit möglich berücksichtigen. Die endgültige Zuordnung wird beim ersten Termin verbindlich vom Betreuer festgelegt. Wir möchten darauf hingewiesen, dass - z.B. im Fall einer ungleichen Verteilung - Abweichungen von Ihrer Wunschzuordnung möglich sind.

Informationen zur Durchführung der Teamarbeit:

  • Die Teamarbeit findet nur im Sommersemester statt.
  • Der Großteil der Arbeit (ca. 75%) wird von den Teams eigenständig an einem Ort ihrer Wahl durchgeführt.
  • Bei den Präsenzterminen ist Anwesenheit Pflicht.
  • Zu Beginn der Präsenztermine berichten die Teams kurz über den aktuellen Status ihrer Arbeit und besprechen das weitere Vorgehen mit dem Betreuer. Anschließend ist betreutes Arbeiten möglich.
  • Die Präsenztermine finden am Institut für Großflächige Mikroelektronik im Seminarraum und im FPGA-Labor (Raum 0.108) statt (Wegbeschreibung zum IGM)

Termine: (kurzfristige Änderungen möglich)

Datum Zeit Agenda
Mi, 12.04.2017 14:30 bis 17:30 Start-Termin
  • Vorstellung der Aufgabenstellung
  • Ausgabe der Unterlagen (Datenblätter und Einführung in VHDL)
  • Vorstellung der Entwicklungsumgebung
Mi, 19.04.2017 13:30 bis 15:30 Präsenztermin
Mi, 26.04.2017 13:30 bis 15:30 Präsenztermin
Mi, 03.05.2017 13:30 bis 15:30 Präsenztermin
Mi, 10.05.2017 13:30 bis 15:30 Präsenztermin
Mi, 17.05.2017 13:30 bis 15:30 Präsenztermin
Mi, 24.05.2017 13:30 bis 15:30 Präsenztermin
Mi, 31.05.2017 13:30 bis 15:30 Präsenztermin
Mi, 14.06.2017 13:30 bis 16:30 End-Termin
  • Vorstellung der Ergebnisse

Kontakt:

  • Bei Fragen zur Teamarbeit am IGM wenden Sie Sich bitte an Herrn Dipl.-Phys. Marc Wilke.

Material:

Die Zugangsdaten für den Download entsprechen den am Start-Termin ausgeteilten Rechnerzugangsdaten.